#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: **62232036** A

(43) Date of publication of application: 12 . 10 . 87

(51) Int. CI

G06F 9/38 G06F 15/16

(21) Application number: 61076981

(22) Date of filing: 02 . 04 . 86

(71) Applicant:

**NEC CORP** 

(72) Inventor:


**IWASAKI TAMOTSU** 

### (54) INFORMATION PROCESSOR


### (57) Abstract:

PURPOSE: To eliminate necessity of correcting a large quantity of software so far used when adopting a new instruction set by making each instruction set include an alteration instruction that converts to execution of an instruction based on bother instruction set.

CONSTITUTION: Two instruction sets are prepared respectively in instruction executing sections 107, 108 of a CPU103 and a coprocessor 104, and mode change instructions Inst.F. Inst.F' that instruct change of execution (mode 0) of an instruction based on the instruction set to execution (mode 1) of an instruction based on other instruction set are included in each instruction set of the CPU103. Instructions executed respectively by the CPU103 and coprocessor 104 constitute instruction queues 109, 110. The coprocessor 104 has a pre-decoder 111 that judges whether instructions fetched to constitute the instruction queue 10 are mode change instructions Inst.F, Inst.F' or not, and outputs an identification information [1] in the case of mode change instructions and outputs [0] in other cases.



COPYRIGHT: (C)1987,JPO&Japio



⑩ 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭62-232036

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月12日

G 06 F 9/38 15/16 3 7 0

C-7361-5B J-2116-5B

審査請求 未請求 発明の数 1 (全7頁)

**9発明の名称** 情報処理装置

②特 願 昭61-76981

愛出 願 昭61(1986)4月2日

②発 明 者 岩 﨑 保 ②出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

冗代 理 人 弁理士 内 原 晋

#### 男 細 書

 発明の名称 情報処理装置

### 2. 特許請求の範囲

- (1) 命令キューに格納された命令セットを順次実行可能な中央処理装置と、該中央処理装置と同期して同一命令のフェッチおよび実行を行なうコプロセッサとを含む情報処理装置において、上記中央処理装置が実行する複数の命令セットに対して各命令セットに該命令セットに基づく命令の実行から他の命令セットに基づく命令の実行に選移させる変更命令を含ませたことを特徴とする情報処理装置。
- (2) 上記コプロセッサは中央処理装置の有する命令セットに対応する複数の命令セットと、命令のフェッチ時に該命令が変更命令であるか否かを判別し上記フェッチされた命令が変更命令のときには識別情報を出力する命令識別情報を上

記フェッチされた命令に対応させて格納する識別情報格納手段とを有し、ずでにフェッチされている命令の契行時に該命令に対応する識別情報を職別情報格納手段から配み出し命令セットの変更を行なうようにした特許請求の範囲第1項記載の情報処理装置。

#### 3. 発明の詳細な説明

#### 〔 強業上の利用分野〕

本発明は情報処理接遺、詳しくは、中央処理接遺(以下、CPUという)に割当てられた命令キューと同じ大きさの命令キューを保持し、CPUから出力されるステータスによってCPUと同期してフェッチを行うと共に、CPUの有する命令セットに含まれる命令を実行するスレーブフロセッサ(以下、コプロセッサという)を含む情報処理接遺に関する。

#### 〔従来の技術〕

従来この種のコブロセッサはマスタープロセッ サと共に使用される。かかるCPUとコブロセッ

## 特開昭62-232036 (2)

サとを使用したシステム例が第3図に示されてお り、この第3図のシステムで301と302とは それぞれのブドレスパスとデータパスとを示して いる。CPU303のパスインタフェース部 305 とコブロセッサ304のパスインタフェース部 306とはアドレスパス301とデータパス302 を介して図示していないプログラムメモリおよび ワーキングメモリと命令あるいはデータの授受を 行なう。例えば、命令はCPU303の単一命令 セットを有する命令実行部307とコプロセッサ 3 0 4 の C P U と対応する命令セットを有する命 令実行部308とで実行されるのであるが、命令 実行部307,308での実行に先立ち命令キュ - 309,310をそれぞれ形成し、内部データ パス311,312をそれぞれ介して順次命令実 行部307,308に供給される。313,314 はCPU303の命令キュー309の状態(以下、 キューステータスQST1,QST0という)を コプロセッサ304に送る信号線であり、315, 316,317は起動しているパスサイクルの種類

~Dが入っている(第4図のステップ1)。

CPU303は、命令キュー309からInst. Aを取り出す。CPU303は、同時に信号路313,314を通してキュースタータスをコブロセッサ304は、Cのキューステータスを受けて命令キュー310からInst. Aを取り出す。命令キューがら取り出されたInst. Aは、CPU303では、内部データバス311を通して命令実行部307へ送のれデコードされる。コブロセッサ304では、内部データバス312を通して命令実行部308へ送られデコードされる。Inst. Aは、CPU303の命令であり、各デコードの結果CPU303の命令であり、各デコードの結果CPU303はInst. Aを実行し、コブロセッサ304はそのまま何も動作しない(第4凶のステップ2)。

CPU303は、Inst.Aの実行が終了すると、命令キュー309からInst.Bを取り出す。同時にCPU303は、信号路313,314を通して命令コードの1Byte目の取り出しを示すキューステータスを受けて、コブロセッサ304は命

を示ず情報(以下、パスステータスBST2, BST1,BST0という)をCPU303から コブロセッサ304に送るための信号線である。

次に、CPU303がコプロセッサ304と共 働して命令A-E(以下、Inst.A~Eという) を実行する手順を第4図に示された命令キューの 状態図と別表1の解説を参照しつつ説明する。

第4図は、第3図に示したCPU303とコプロセッサ304の命令キューの内容と、CPU303、コプロセッサ304の状態及びCPU303が信号路305,306を通してコプロセッサ304に出力する情報と、同じく信号路307,308,309を通して出力する情報を時間を追って示している。簡単の為にキューは、4Byteであり、各命令の実行に伴うメモリアクセスはないものとする。またInst.A~Eは1Byte 長の命令であり、Inst.C~EはCPU303の命令、Inst.Bはコプロセッサ304の命令である。

いまCPU303の命令キュー309とコブロ セッサ304の命令キュー310には、 Inst A

令キュー310から Inst. Bを取り出す。 Inst. Bは、 Inst. Aと同様にCPU303の命令突行 部307とコプロセッサ304の命令契行部308 においてデコードされる。 Inst. Bは、コプロセッサ304の命令であり、デコードの結果CPU303は何も動作せず、コプロセッサ304は Inst. Bを実行する(第4図のステップ3)。

Inst. Bは、CPU303の命令ではないので、CPU303は、コブロセッサ304が命令を実行中であっても命令キュー309からInst. Cを取り出す。コブロセッサ304は、CPU303が出力する命令コードの1byte 目の取り出しを示すキューステータスによりInst. Bの実行と並行して命令キュー310からInst. Cを取り出す。Inst. Cは、CPU303はInst. Cを実行する。コブロセッサ304は、Inst. Cのデコードによって何の影響も受けずInst. Bの実行をつづける(第4図のステップ4)。

CCでCPU303は、パスが使用されていな

# 特開昭62-232036 (3)

いてよと、命令キュー309内に命令コードが少なくなったことにより、次のようなフェッチ動作を行う。

CPU303は、命令キュー309に入ってい る命令コードの次のアドレス(ここでは Inst.E が格納されているアドレス)がアドレスパス 301 に出力される。次に出力されたアドレスに対応し た命令コードがメモリからデータパス302上に 出力される。CPU303は、このデータパス 302に出力された命令コードを取込み命令キュ ー309に格納する。このフェッチ動作中、CPU 303は、信号路315,316.317を通し てフェッチ動作であることを示すパスステータス をコプロセッサ304に出力している。このステ ータスを受けてコプロセッサ304は、データバ ス 3 0 2 上の命令コードをCPU 3 0 3 が命令キ ュー309に格納したのと同様にして命令キュー 310に格納する(第4図のステップ5)。以上 の動作をステップ1~5 ごとにまとめて示したの が別表1である。

る変更命令を含ませている。したがって令を含ませている。したがって令を含ませている。したがって令を対して命令をあるののでなってのを対してからない。 中央処理装置がある命令とき、上記が他のをき、上記が他のをきる。 中央処理を関係しているののでは、中央のののは、中央ののののでは、中央ののののでは、中央ののののでは、できるののでは、できる。したが、でき、には、できる。したが、でき、には、できる。したが、できる。

### 〔寒施例〕

以下、本発明の一実施例を図面に基づき説明する。

第1 図は一実施例の構成を示すプロック図であり、アドレスパス101、データパス102は CPU103とコプロセッサ104のパスインタ (発明が解決しようとする問題点)

一般に新規なCPUの開発に際しては、新機能の実現を図れる命令セットが必要であるが、従来開発された大量のソフトウェアをそのまま使用できるよう従来の命令セットを承継することも要請されている。ところが、上紀従来のCPU303はコプロセッサ304と共通する命令を含む1つの命令セットしか有していなかったので、コブロセッサ304の支援を受けられるという利点に対して従前のCPUに関して開発されていた大量のソフトウェアの修正を必要とするという問題点があった。

従って、本発明は新作な命令セットの採用に際 して従前のソフトウェアの修正を不要にできる情 報処理装置に関する。

(問題点を解決するための手段、作用および効果) 本発明に係わる情報処理装置にあっては、中央 処理装置が実行する複数の命令セットに対して、 各命令セットに該命令セットに基づ命令の実行か ら他の命令セットに基づく命令の実行の遅移させ

ーフェース部105 , 1 0 6とプログラムメモリ 等の周辺装置とのアドレス情報、命令等の授受に 使用されている。パスインターフェース部105. 106を介して供給される命令は命令実行部107, IO8で命令セットに基づき実行される。 CPU 103とコプロセッサ104の命令実行部107, 108には2つの命令セットがそれぞれ用意され ており、CPU103の各命令セットにはその命 令セットに基づく命令の実行(モード0)から他 の命令セットに基づく命令の実行(モード1)へ の変更を指示するモード変更命令 Inst.F. Inst. F'が含まれている(第5図参照)。 C P U 1 0 3 とコプロセッサ104とでそれぞれ実行される命 合は命令キュー109,110を構成し、コプロ セッサ104は命令キュー110を構成するため にフェッチされる命令がモード変更命令 Inst.F. Inst.F'であるか否かを判別しモード変更命令の 場合は糜別情報「1」を、それ以外の場合は「0」 を出力するブリデコーダ111を有している。ブ リデコーダ111の出力は命令キュー110に対

# 特開昭62-232036 (4)

応するピット群112に格納され、ピットT0~T3は命令Q0~Q3にそれぞれ対応している。
114,115は命令キュー109,110内の命令を命令実行部107,108にそれぞれ送出するための内部データバスであり、ピット群112に格納されていた情報「1」または「0」は、信号線116を介して命令と同期して命令実行部108に送出され、命令実行部108はピット群112から出力された情報に基づき命令セットの切換えを行なう。

次にCPU103がコプロセッサ104と共働 して命令(Inst.B,Inst.F,Inst.B')をモード を切り換えつつ実行するときの作用を説明する。

第2図は、第1図に示したCPU103とコプロセッサ104の命令キューの内容と、CPU103、コプロセッサ104の状態及びCPU103が信号路117,118を通してコプロセッサ104に出力する情報と、同じく信号路119,120,121を通して出力する情報を時間を追って示している。簡単の為に各命令の実行に伴う

P 2、 P 3 に格納する。同様にコプロセッサ104 も、 Inst. F. Inst. B'、 Inst. C' を命令キュー 1 1 0 の Q 1、 Q 2、 Q 3 に格納する。 C C でブリデコーダ1 1 1 は、 Inst. F がフェッチされた ことによって、命令実行モードを選移させること を示す信号"1"を信号路1 1 3 を通して、命令 キュー1 1 0 の Inst. F が格納されている場所に 対応するピット群1 1 2 のピット(すなわちT 1) に格納する(第 2 図のステップ1)。

CPU103は、命令キュー109のP0から Inst.Bを取り出す。コプロセッサ104では、CPU103が出力するキューステータスにより、命令キュー110のQ0からInst.Bが内部データパス115を通して、ピット弾112のT0から \*\*0 \*\*が信号路116を通して命令実行部108へ送られる。コプロセッサ104はモード0の状態であり、この命令を実行する。一方CPU103は、続いて命令キュー109のP1からInst.Fを取り出す(第2図のステップ2)。

Inst.Fは、CPU103の命令実行モードを

メモリアクセスはないものとする。また命令は
1 Byte 長の命令であり、CPU103の命令の
うち"、"の付いた命令はモード1の命令であり、
付いていない命令はモード0の命令であるものと
する。なおInst.Bは、コブロセッサ104の命令である。

いま、CPU103及びコプロセッサ104は、モード0の状態であり、命令キュー109と、コプロセッサ104の命令キューには空の状態であるとする。CPU103は、フェッチを行いInst.Bを命令キュー109のP0に格納する。コプロセッサ104は、CPU103が出力するパスステータスによってCPU103と同期してInst.Bをフェッチし、命令キュー110のQ0に格納する。このときプリデコーダ111は、"0"を信号路113を通して、命令キュー110のInst.Bが格納されている場所に対応するピット群112のT0に格納する。

引続きCPU103は、Inst.F、Inst.B'、Inst.C'をフェッチし、命令キュー109のP1、

選移させる命令であり、CPU103では、この命令を実行することにより命令実行モードがモード0からモード1へと選移する。同時にコプロセッサ104でも、命令キュー110のQ1からInst.Fが内部データパス115を通して、ピット群112のT1から"1"が信号路116を通して命令実行部108へ送られる。信号路116を通して命令実行部108へ送られた信号が"1"であることにより、コプロセッサ104でも、命令実行モーデがモード0からモード1へと選移する(第2図のステップ3)。

CPU103は、Inst.Bを命令キュー109のP2から取り出し実行する。コプロセッサ104でも、CPU103が出力するキューステータスに従って、Inst.Bを命令キュー110から取り出す。Inst.Bは、モード0の命令Inst.Bと同じコードであるが、コプロセッサ104の命令実行モードは、モード1となっているために実行は行わない(第2図のステップ)。

ここでCPU103は、再びフェッチを行い、

# 特開昭62-232036 (5)

以上説明したように、本発明によれば新たな命令セットの採用に際して、それまで用いられていた大量のソフトウェアを修正する必要がないという非常に優れた効果を有している。

以下余白



Inst.F'、Inst.C、Inst.D を命令キュー109のP0、P1、'P2に格納する。同様にコブロセッサ104も、Inst.F'、Inst.C、Inst.D を命令キュー110のQ0、Q1、Q2に格納する。ブリデコーダ111は、フェッチされたInst.F'を検出し、命令契行モードを遅移させる命令であることを示す信号"1"を信号路113を通して、命令キュー110のInst.Fが格納されている場所に対応するピット弾112のピット(すなわちて0)に格納する(第2図のステップ5)。

以下、コプロセッサ104は、CPU103と 同期して命令を実行し、Inst.Fが命令キュー 110から取り出される時に、同時に取り出され るピット群112のT0の信号により再び命令実 行モードをモード1からモード0へと遷移させる。 以上の各ステップ1~5におけるCPU103、 コプロセッサ104等の機能をまとめたのが別表 2であり、別表3,4にはキューステータスとバ スステータスとが説明されている。

〔効果の説明〕

					i
	ステップ1	ステップ1 ステップ2	ステップ3	ステップ4 ステップ5	ステップ5
CPU303の状態	,	InstAの実行	1	Inst.Cの実行	ı
コブロセッサ304の状題	1	ı	Inst.Bの東行 Inst.Bの東行	Inst,Bの実行	
キューステータス	1/1/1目の取り出し	1/3/目の 1/3/目の 取り出し 取り出し	1/4/目の取り出し	変化なし	1ペイト目の野りが出り
パスステータス	及動	及题	受動	7227	政

別發

表

蟊

# 特開昭62-232036 (6)

### 別 表 3

QST1	QST <sub>0</sub>	キューの状態	
0	0	変化なし	
0	1	命令コードの1 By te目の取り出し	
1	0	空	
1	1	命令コードの 2 Byte 目以降の取り出し	

### 別 袋 4

BST2	BST1	BST0	バスサイクロの意味
0	_	_	未使用
1	0	0	コードフェッチ
1	0	1	メモリリード
1	1	0	メモリライト
1	1	1	受動状態


### 4. 図面の簡単な説明


第1図は一実施例の構成を示すプロック図、第2図は一実施例の命令キューの状態図、第3図は従来例のプロック図、第4図は従来例の命令キューの状態図、第5図は命令実行モードの変更を示す概念図である。

103……中央処理装置、104……コブロセッサ、Inst.F, Inst.F'……変更命令、111 ……命令識別手段(ブリデコーダ)、112…… 識別情報格納手段(ピット群)。

代理人 弁理士 内 原







# 特開昭62-232036 (7)

